原理框图 

二、主要规格：

• ● 6个SSMC的连接器，其中2个为模拟信号输出1(DA 0)和2(DA 1)；一个为外部采样时钟输入(CLK)；一个为外部参考时钟输入（RCK），2个为可由载板配置成输入或者输出的同步触发信号(TR1和TR2)
• ● 外部CLK也可同时兼容外采样和外参考时钟（需事先提出需求） 
• ● 适应范围：完全符合Vita57.1规范，包括结构件，子卡尺寸，面板连接器，正反面器件的限高等，大大提供了子卡的通用性和适配性
• ● 多种散热方式：风冷或导冷
• ● AC耦合输入
• ● 内外部时钟可灵活选择
• ● HPC高引脚数连接器
• ● 工作温度：商业级0℃～+70℃ ，工业级-40℃～+85℃

三、板卡性能：

           模拟输出

• ● 输出耦合方式:交流耦合;
• ● 输出路数:2路;
• ● 输出频率：10MHz ~ 6000MHz;
• ● 满量程输出电流：16~26mA（RSET=5KΩ），可编程;
• ● 输出阻抗:50 Ohm;
• ● 连接器:SSMC;
  数模转换器 DAC
• ● 单芯片方案;
• ● 分辨率:16bit;
• ● 最大更新率:12.6GS/s
• ● DAC输入兼容JESD204B子类1
  时钟
• ● 支持内参考或外部参考:10MHz，功率0~6dBm
• ● 支持外部采样时钟最高:12.6 GHz; 功率0~6dBm
• ● 输入阻抗:50 Ohm;
• ● 耦合方式:交流耦合;
  触发
• ● 外部触发输入:3.3V LVCMOS或LVTTL;
• ● 触发输出:3.3V LVCMOS或LVTTL;
• ● 最大频率:200MHz;
• ● 连接器:SSMC;
  FMC 接口
  HPC: ASP-134488-01;
• ● DP_C2M（0-7），LVDS 1.0V
• ● LA（00-33），LVDS或者LVCMOS或者LVTTL
• ● CLK（GBTCLK0,1；CLK0），LVDS 1.8V或2.5V
  功耗
• ● +12V: <0.6 A;
• ● +3.3V: <0.1A;
• ● Vadj:<0.2A;

四、其他支持：

• ● 提供Verilog bit文件
• ● JESD204B Core

五、前面板

    前面板描述

六、应用（QT7227）：
         ● 软件无线电
         ● 宽带MIMO应用
         ● 数字波束成形
         ● （雷达/声纳）电子战
         ● 物理实验
         ● 信号智能检测
         ● 航空航天和测试仪器 北京太速科技